Text

Pengembangan arsitektur unit aritmetika selektor bitspace adder/Sub real-time untuk performansi optimal

---

Penilaian

---

Sebuah processor yang dibangun dengan bitspace diharapkan mampu bekerja optimal pada batasan waktu (deadline) yang ditetapkan,walaupun hal ini belum berlaku bagi arsitektur komputer secara umum. Pendekatan awal akan diusulkan dengan mereduksi bagian dari data/tugas (task) yang bersifat kurang signifikan namun memiliki presisi yang identik dengan presisi format double (double-precision) floating-point. Hasil dari pendekatan ini adalah sebuah usulan processor yang memiliki reduktor dari sebuah data/tugas. Pendekatan kedua, merancang sebuah processor yang memiliki kemampuan sebagai penghitung dengan tingkat presisi/akurasi yang beragam (variabel precision computing) dengan implementasi metode MSB-first. Pendekatan terakhir dilakukan dengan ‘menambah’ kepastian presisi berupa interval aritmetika yang mampu memotong data/tugas. Potong ‘tersebut’ berupa batasan atas dan batasan bawah dari area (bounds). Ke-tiga pendekatan ini dapat dibangun menjadi satu kesatuan dan menjadi sebuah prototipe processor yang memiliki lebar bit bervariasi (8,16,32 dan 64 bit) dengan menambahkan sebuah selektor sebagai pengambil keputusan untuk tingkat akurasi/persisi untuk menghasilkan optimalitas waktu komputasi. Hasil akhir dari representasi unit aritmetika di simulator MatLab R12a dan Altera Quartus II Cyclone EP2C35F672C6 menunjukkan bahwa sub unit aritmetika adder/sub 8,16,32 dan 64 bit dengan selektor/arbiter dan kolektor memberikan optimalisasi waktu proses eksekusi komputasi. Nilai akurasi bitspace adder/sub 32 bit (single-operand) untuk uji data random tanpa selektor sebesar 97,91% pada siklus pertama. Sedangkan padaarsitektur dengan metode yang masih dipakai saat ini (LBS) hanya menghasilkan akurasi sebesar 0,01 % sehingga terdapat selisih akurasi yang sangat signitifikan sebesar 97,90 %. Hasik akurasi bitspace adder/sub 16 bit data sound.wav tanpa selektor (single operand) dengan yang menempatkan selektor (Multi operand) yakni 87,41% dan 98,71%.Sehingga terjadi peningkatan optimalitas akurasi sebesar 11,30% dan membuktikan bahwa hipotesa diawal adalah benar.
Kata Kunci : Variable precision, selektor/arbiter, interval bound.

---

Availability

Inventory Code	Barcode	Call Number	Location	Status
	D00005	720.280 7 Suk p	Central Library	Available

Detail Information

Series Title

-

Call Number

720.280 7 Suk p

Publisher

Jakarta : Fak. Teknik., 2016

Collation

xxiii, 146 hlm. : ilus. ; 30 Cm

Language

Indonesia

ISBN/ISSN

-

Classification

720.280 7

Content Type

-

Media Type

-

Carrier Type

-

Edition

-

Subject(s)

Arsitektur Komputer-Aritmetika

Specific Detail Info

-

Statement of Responsibility

Sukemi

Other version/related

File Attachment

Comments

---

You must be logged in to post a comment